Oparte na technologii CMOS energooszczędne obwody neuronów i synaps dla analogowych sieci neuronowych w dziedzinie czasu

ABSTRAKCYJNY

Konwencjonalne struktury neuronowe komunikują się za pomocą wielkości analogowych, takich jak prądy lub napięcia; jednakże w miarę kurczenia się urządzeń CMOS i spadku napięcia zasilania zakres dynamiczny obwodów analogowych w domenie napięcia/prądu staje się węższy, dostępny margines staje się mniejszy, a odporność na zakłócenia maleje. Co więcej, zastosowanie wzmacniaczy operacyjnych (wzmacniaczy operacyjnych) i komparatorów pracujących w czasie ciągłym lub taktowanych w konwencjonalnych konstrukcjach prowadzi do wysokiego zużycia energii i dużej powierzchni chipa, co byłoby szkodliwe dla budowania szczytowych sieci neuronowych. Biorąc to pod uwagę, proponujemy strukturę neuronową do generowania i przesyłania sygnałów w dziedzinie czasu, obejmującą moduł neuronowy, moduł synapsowy i dwa moduły wagowe. Proponowana struktura neuronowa jest napędzana prądem upływowym tranzystorów MOS i wykorzystuje inwerterowy komparator do realizacji funkcji wyzwalania, zapewniając w ten sposób wyższą efektywność energetyczną i obszarową w porównaniu z konwencjonalnymi konstrukcjami. Proponowana struktura neuronowa jest wytwarzana przy użyciu technologii CMOS TSMC 65 nm. Zaproponowany neuron i synapsa zajmują powierzchnię odpowiednio 127 i 231 lm2, osiągając przy tym stałe czasowe milisekundowe. Rzeczywiste pomiary chipów pokazują, że proponowana struktura implementuje funkcję komunikacji sygnału tymczasowego ze stałymi czasowymi milisekundowymi, co stanowi krytyczny krok w kierunku obliczenia zasobów sprzętowych na potrzeby interakcji człowiek-komputer. Wyniki symulacji impulsowej sieci neuronowej do obliczeń zbiornikowych z modelem behawioralnym proponowanej struktury neuronowej wykazują funkcję uczenia się.

Cistanche korzyści dla mężczyzn-wzmocnienie układu odpornościowego

Kliknij tutaj, aby wyświetlić produkty Cistanche Enhance Immunity

【Zapytaj o więcej】 E-mail:cindy.xue@wecistanche.com / Aplikacja Whats: 0086 18599088692 / Wechat: 18599088692

Głębokie sieci neuronowe (DNN), stanowiące drugą generację sztucznych sieci neuronowych (ANN), są w ostatnich latach szeroko badane pod kątem rosnącej liczby zastosowań. Jednak ich ogromne zużycie energii, zwłaszcza na dostęp do pamięci w konwencjonalnej architekturze von Neumanna, zmusiło ludzi do znalezienia alternatywnego sposobu na osiągnięcie bardziej energooszczędnych rozwiązań.1–6 Sieć neuronowa typu Spiking (SNN) jest jednym z atrakcyjnych rozwiązań jako trzecie generacja SSN, które mogą realizować funkcję uczenia się przy małej mocy, naśladując neurony biologiczne. Sieci SNN składają się z neuronów i synaps i zwykle buduje się je metodą oddolną, co oznacza, że ​​każdy element sieci SNN należy najpierw zaprojektować.6–12 Zgłoszono wiele sprzętowych implementacji neuronów lub synaps pulsacyjnych.13–21 Aby implementują funkcję nieszczelnej integracji neuronów, konwencjonalne projekty zwykle budują integratory ze wzmacniaczami operacyjnymi (wzmacniaczami operacyjnymi)14 i często wykorzystują duże kondensatory i rezystory w chipie, aby naśladować milisekundowe stałe czasowe neuronów biologicznych.16,17 Ponadto, aby wdrożyć funkcję nieszczelnej integracji neuronów Funkcja „ognia” neuronu, do ustawienia progu wzbudzenia neuronu zwykle wykorzystuje się dedykowaną strukturę obwodu komparatora działającego w czasie ciągłym lub taktowanego.13–16,20 Prąd polaryzacji komparatora czasu ciągłego niewątpliwie zwiększa pobór mocy przez komparator neuron, podczas gdy taktowany komparator wymaga dodatkowej dystrybucji sygnału zegarowego, a złożona struktura komparatora zajmuje dużą powierzchnię chipa. Chociaż w bardziej zaawansowanych procesach można osiągnąć niskie zużycie energii poprzez zmniejszenie napięcia zasilania i statycznego prądu upływu21, prowadzi to również do węższego zakresu dynamiki, mniejszego dostępnego marginesu i obniżonej odporności na zakłócenia obwodów analogowych w dziedzinie napięcia/prądu.22 Jest to szkodliwe dla konwencjonalne sieci neuronowe, które do wzajemnej komunikacji wykorzystują wielkości analogowe, takie jak napięcie i prąd. Z drugiej strony, dzięki skalowanym tranzystorom, które charakteryzują się zwiększoną szybkością działania przy ostrych przejściach sygnału, informacja analogowa może być skuteczniej reprezentowana w dziedzinie czasu, tj. w przedziale czasowym dwóch przejść sygnału. Ten tak zwany obwód w dziedzinie czasu ma jeszcze jedną zaletę w postaci wydajności energetycznej, ponieważ często składa się z falowników lub bramek logicznych, które w idealnym przypadku nie pobierają prądu stałego.22,23 Zatem obwody w dziedzinie czasu są idealne do przyszłych implementacji sieci SNN małej mocy .

Cistanche korzyści dla mężczyzn-wzmocnienie układu odpornościowego

W tym artykule proponujemy oryginalną strukturę neuronową do generowania i przesyłania sygnałów w dziedzinie czasu w celu utworzenia sieci neuronowej w dziedzinie czasu. Zintegrowana struktura obejmuje moduły neuronów i synaps, które odpowiednio generują i przesyłają sygnały w dziedzinie czasu, a także moduły wagowe do funkcji uczenia się. Jedną z naszych głównych aplikacji docelowych jest obliczanie zbiorników, które przetwarza informacje związane z działalnością człowieka. Nasza aplikacja jest przeznaczona do prostszego i mniej intensywnego przetwarzania danych, takiego jak sygnały biologiczne. W obliczeniach zbiornikowych funkcje uczenia się, takie jak rozpoznawanie EKG i osoby mówiącej, a także rozpoznawanie pisma ręcznego, można wdrożyć przy użyciu zaledwie kilkuset neuronów. Odnośnik 24 pokazuje, że wydajność uczenia się poprawia się, gdy stałe czasowe efektów wejściowych są dopasowane między funkcją celu a dynamiką zbiornika, a stałe czasowe milisekundowe wykorzystujemy jako cel projektowy dla struktury neuronowej, która będzie używana do przetwarzania informacji szeregów czasowych o działalność człowieka. Używamy modelu behawioralnego proponowanej struktury neuronowej do skonstruowania SNN do obliczania zbiorników i implementujemy funkcję uczenia się, co dowodzi, że proponowaną przez nas strukturę neuronową można wykorzystać do obliczania zbiorników. Zaprojektowaną i wykonaną strukturę neuronową pokazano na ryc. 1 (a), która opiera się na proponowanych modułach neuronu, synapsy i wag, które zostaną szczegółowo opisane poniżej. W tej strukturze wejście modułu neuronowego jest połączone z dwoma modułami wagowymi, jednym do dostrajania sygnału hamującego, a drugim do sygnału pobudzającego. Stworzyliśmy proponowaną strukturę neuronową pokazaną na ryc. 1 (a) przy użyciu standardowej technologii CMOS TSMC 65 nm. Mikrofotografię chipa pokazano na ryc. 1 (b), gdzie powierzchnia neuronu, synapsy i modułów wagowych wynosi odpowiednio 127, 231 i 525 lm2.

moduły Ght wynoszą odpowiednio 127, 231 i 525 mb2. Model neuronu LIF składa się głównie z kondensatora membranowego, rezystora nieszczelnego i komparatora napięcia. Neurony odbierają sygnały od innych neuronów za pośrednictwem synaps, a soma generuje potencjały czynnościowe w odpowiedzi na te sygnały zewnętrzne. Jeśli neuron otrzyma przez synapsę wystarczającą liczbę impulsów, potencjał jego błony osiągnie wartość progową, powodując „odpalenie” neuronu.8,25,26. Zastosowanie inwerterów do realizacji funkcji „odpalania” jest już znane jako alternatywa dla komparatorów. W odnośniku 27 zaproponowano neuron oparty na falowniku, który dobrze nadaje się do zastosowania w proponowanej strukturze neuronowej, dlatego też neuron zastosowany w tym badaniu został zaprojektowany w oparciu o ref. 27, co pokazano na ryc. 2(a). Składa się z urządzenia wejściowego, nieszczelnego urządzenia integrującego, urządzenia przeciwpożarowego i urządzenia opóźniającego. Pierwotnie w ref. 27, nie przyjmuje się, że obwód jest zaprojektowany jako element budowy sieci neuronowej, a co za tym idzie, nie posiada struktury umożliwiającej odbiór sygnałów pobudzających i hamujących. Natomiast w proponowanym obwodzie urządzenie wejściowe składające się z M1 i M2 otrzymuje odpowiednio wejście pobudzające i wejście hamujące. Wejścia do M1 i M2 to wąskie sygnały impulsowe, jak pokazano na rys. 2 (a), które są generowane z synapsy na etapie poprzedzającym. Aktywność synapsy przed etapem jest reprezentowana przez częstotliwość impulsów, a waga sprzężenia jest reprezentowana przez szerokość impulsu. Gdy więcej niż jedna synapsa na etapie poprzedzającym jest połączona w celu utworzenia sieci, wiele impulsów można zastosować za pomocą logiki OR lub poprzez dodanie urządzeń wejściowych podłączonych równolegle. W przypadku urządzeń z wejściem równoległym obwód neuronowy może przyjmować wiele impulsów nawet w tym samym czasie.

cistanche tubulosa – poprawiają układ odpornościowy

W urządzeniu z nieszczelnym integratorem Cmem reprezentuje błonę komórkową neuronu, a M5 można uznać za nieszczelny rezystor w stanie spoczynku. Gdy do urządzenia wejściowego nie ma zewnętrznego sygnału wejściowego, kondensator jest ładowany przez prąd upływowy M3 i M4, a potencjał membrany Vmem wzrasta w sposób ciągły wraz z dopływem prądu upływowego [prąd jest całkowany jak pokazano na rys. 2( bi)]. W tym momencie, ponieważ M5 jest w stanie wyłączonym, można go uznać za rezystor podłączony równolegle do kondensatora, czyli rezystor nieszczelny, zdolny do osiągnięcia stałej długoterminowej. Gdy Vmem wzrośnie do napięcia progowego VthðFireÞ, urządzenie wyzwalające zostaje aktywowane [rys. 2(b-ii)]. W konwencjonalnych konstrukcjach neurony LIF wykorzystują najczęściej dedykowane struktury obwodów komparatora o czasie ciągłym lub taktowanym do ustawiania napięcia progowego. Nie jest to przyjazne dla budowania sieci SNN, które są tak energooszczędne i ekologiczne jak mózg. W tym badaniu urządzenie wyzwalające jest realizowane za pomocą komparatora opartego na falowniku, który może ustawić napięcie progowe za pomocą dwóch tranzystorów zamiast komparatora działającego w czasie ciągłym lub taktowanym. Aby uzyskać dokładne napięcie progowe dla komparatora opartego na falowniku, możemy zastosować technikę automatycznego zerowania, która okresowo wykrywa, przechowuje i kasuje przesunięcie za pomocą przełączników i kondensatorów.28 Jednakże do sterowania przełącznikami potrzebne są zegary wielofazowe; w związku z tym nie nadaje się do zastosowań w zbiornikach charakteryzujących się efektywnością powierzchniową i energetyczną. Chociaż w przypadku prostego komparatora opartego na inwerterze może występować różnica progowa spowodowana wahaniami procesu, napięcia i temperatury, można to postrzegać jako naśladowanie różnicy między osobnikami prawdziwych neuronów. Ponadto funkcja uczenia może kompensować różnice progowe i zmiany procesu.29 Kiedy na wejściu pojawi się impuls pobudzający, M1 zostanie natychmiast włączony, co powoduje szybszy wzrost prądu ładującego Cmem i Vmem. I odwrotnie, hamujący sygnał wejściowy impulsu spowoduje chwilowe włączenie M2, powodując wolniejsze ładowanie Cmem lub nawet rozładowanie przez M2, co z kolei spowalnia tempo wzrostu Vmem lub powoduje jego spadek.

Gdy urządzenie wyzwalające jest aktywowane, generuje niski poziom VFire, który należy podłączyć do M4, co zwiększy prąd ładowania kondensatora membranowego Cmem, powodując natychmiastowy wzrost potencjału membrany Vmem, co sprzyja wyzwoleniu wyzwalania urządzenie. Naśladuje to napływ Naþ do błony komórkowej, powodując szybki wzrost napięcia błony, tj. efekt dodatniego sprzężenia zwrotnego. Wreszcie niski poziom VFire generowany przez urządzenie strzelające jest konwertowany na wysoki poziom VSpike [rys. 2(b-iii)] przez urządzenie opóźniające, które zawiera trójstopniowy falownik i łączy VSpike z M3 i M5, zerując Vmem. Proces ten naśladuje aktywację kanałów Kþ w neuronach biologicznych, co skutkuje przepływem jonów Kþ na zewnątrz i ostatecznym powrotem błony komórkowej do stanu spoczynku.

Synapsy są niezbędnymi modułami sieci SNN, ponieważ neurony są przez nie połączone. Zaprojektowaliśmy moduł neuronowy do generowania sygnałów w dziedzinie czasu, a następnie potrzebujemy ośrodka transmisyjnego, czyli synapsy, aby przesłać ten sygnał w dziedzinie czasu do innych neuronów. Aby skomponować kompletną sieć neuronową, projektujemy moduł synapsy w oparciu o sygnały częstotliwościowe, jak pokazano na rys. 2 (c). Synapsa składa się głównie z sterowanego napięciem oscylatora pierścieniowego, pracującego pod prądem upływowym, który składa się z trójstopniowego falownika (M6; M7; M8; M9; M10 i M11). Poprzedni obwód neuronu uruchamia się i generuje impuls VSpike, który jest odwracany przez falownik, powodując otwarcie M5 na krótki czas, a prąd przepływający przez M5 ładuje CSYN, co zwiększy VSYN. Gdy VSYN osiągnie napięcie wywołujące oscylację, oscylator pierścieniowy zaczyna oscylować [rys. 2(b-iv) i 2(bv)]. Jeśli poprzedzający neuron nie uruchomi się przez dłuższy czas, VSYN będzie przeciekał aż do stanu początkowego, w którym to momencie synapsa ponownie stanie się nieaktywna. Ponieważ VSYN jest równoważne napięciu zasilania oscylatora pierścieniowego, prąd wypływający z M5 steruje VSYN, a tym samym częstotliwością oscylatora pierścieniowego.

Cistanche korzyści dla mężczyzn-wzmocnienie układu odpornościowego

Sieci SNN realizują funkcję uczenia się poprzez dostosowanie wag; dlatego proponujemy moduł wagowy, który jest kompatybilny z proponowanymi modułami neuronów i synaps w domenie czasu opisanymi powyżej, jak pokazano na ryc. 2 (d). Proponowany moduł wagowy dostraja informację w dziedzinie czasu, czyli szerokości impulsów wyjściowych. Moduł ten składa się z linii opóźniającej, multipleksera i bramki AND. VRing to sygnał fali prostokątnej z synapsy, który przejdzie przez linię opóźnienia. VWeight to kod cyfrowy reprezentujący wagę, ustalany po procesie uczenia się i używany do sterowania multiplekserem. Szerokość impulsu wyjściowego odpowiadająca wadze w dziedzinie czasu jest dostosowywana w zależności od tego, jakie odczepy w łańcuchu falowników zostaną wybrane przez multiplekser. Jak wspomniano wcześniej, jeśli szerokość impulsu pobudzającego lub hamującego jest duża, napięcie Vmem w kolejnym neuronie jest odpowiednio szybciej ładowane lub rozładowywane. Odpowiada to dużej wadze. W tym badaniu wybraliśmy multiplekser z 16 wejściami, tj. czterobitowymi wagami (0000 do 1111). Wyjście modułu wagowego podłączane jest do urządzenia wejściowego kolejnych obwodów neuronowych. Częstotliwość impulsu (odstęp między impulsami) i szerokość impulsu oddziałują jednocześnie na neuron, zmieniając jego aktywność. Częstotliwość impulsu jest określona przez częstotliwość wyjściową poprzedniej synapsy, natomiast siła sprzężenia zależy od szerokości wyjścia impulsu określonej przez moduł wagowy.

FIGA. 1. (a) Proponowana struktura oraz (b) mikrofotografia chipa.

FIGA. 2. (a) Schemat obwodu proponowanego modułu neuronowego, (b) zachowania proponowanych modułów neuronu i synapsy LIF, (c) schemat obwodu proponowanego modułu synapsy oraz (d) schemat obwodu proponowanego modułu wagowego.

Rysunek 3(a) przedstawia układ eksperymentalny zastosowany do testowania wytworzonego chipa struktury neuronowej [rys. 1(b)], gdzie chip został umieszczony na stacji sondującej Summit 11000 i przetestowany za pomocą sond mających z nim bezpośredni kontakt. W eksperymentach zakładamy, że wejściami dwóch modułów wagowych są synapsy przed etapem, które są emulowane przez generatory funkcji arbitralnych. Wyjście neuronu jest połączone z modułem synapsy, którego moc wyjściowa będzie się zmieniać w odpowiedzi na zmianę mocy wyjściowej neuronu. Użyliśmy generatora funkcji arbitralnych Tektronix AFG31252 jako synapsy przed etapem, aby zapewnić sygnały fali prostokątnej dla naszych wytworzonych obwodów neuronowych. Jednocześnie obserwowaliśmy przebiegi wyjściowe za pomocą oscyloskopów (Keysight MSOX6004A i DSOX93304Q). Wyniki eksperymentów pokazano na ryc. 3(b)–3(d). Aby zweryfikować wpływ wag na szybkość wyzwalania neuronów, ustaliliśmy częstotliwość sygnału wyjściowego synapsy przed etapem (generator funkcji) na 100 Hz i zaobserwowaliśmy zmianę szybkości wyzwalania neuronów dla czterech chipów, dostosowując moduł wag. Uśredniliśmy częstotliwości impulsów 1024 razy w zakresie czasu 100 ms, aby wyznaczyć odpowiednią częstotliwość odpalania neuronów przy każdym ustawieniu wagi, jak pokazano na ryc. 3 (b). Proponowany neuron zasadniczo uruchamia się z szybkością określoną przez zrównoważone prądy upływowe do i z Cmem, a sygnał wejściowy z poprzedniego etapu go moduluje. Widzimy, że im większe wagi, tym większa jest częstotliwość wyzwalania modułu neuronowego. Głównie ze względu na zmienność procesu tranzystorów FET, częstotliwość wyzwalania waha się od około 610–17% w przypadku czterech chipów. Jednak szczególnie w przypadku zastosowania w zbiorniku, ze względu na losowe wagi w powtarzających się połączeniach, te losowe zmiany powinny być kompensowane podczas procesu uczenia się w wagach wyjściowych.

Rysunek 3(c) porównuje zmienność czasów odpalenia neuronów w zależności od sygnału z synapsy przed etapem. Wstawki (i) – (iii) na ryc. 3 (c) pokazują odpowiednio przypadki z wejściem hamującym 100 Hz (waga ustawiona na 1100), bez sygnału wejściowego i z wejściem pobudzającym 100 Hz (waga ustawiona na 1100). , z czego widzimy, że wejście hamujące zmniejsza częstotliwość pożarów neuronu i zwiększa interwał pożarów, podczas gdy wejście pobudzające działa odwrotnie do wejścia hamującego. Wyniki eksperymentów pokazują, że interwał wyzwalania proponowanego neuronu jest rzędu milisekund, co jest zgodne z cechą neuronów biologicznych posiadających stałe czasowe milisekundowe. Gdy z synapsy na etapie poprzedzającym nie jest dostarczany żaden sygnał, zużycie energii wynosi około 800 pW, co generuje około 20 impulsów w cyklu 100 ms. Na tej podstawie można z grubsza oszacować, że każdy skok zużywa około 4 pJ energii. Następnie wstawki (i) – (iii) z ryc. 3 (c) wykorzystano jako sygnały wejściowe do synapsy, aby wpłynąć na VRing. Zmierzone przebiegi VRing w tych trzech przypadkach pokazano na rys. 3 (d). Średnie częstotliwości dla każdego przypadku mierzone w okresie 5 sekund wynoszą odpowiednio 41, 90 i 98 Hz. Wykonalność tego zakresu częstotliwości wyjściowej synaps zostanie sprawdzona za pomocą symulacji na poziomie systemu w poniższej dyskusji.

FIGA. 3. (a) Zdjęcie układu eksperymentalnego, (b) zmierzona szybkość wyzwalania neuronu dla czterech chipów, (c) zmierzone kształty fal na wyjściu neuronu oraz (d) zmierzone kształty fali na wyjściu synapsy.

FIGA. 4. (a) Kolejna połączona struktura stworzona w celu oceny synapsy oraz (b) zmierzone kształty fal VRing i VSYN.

Aby ułatwić obserwację synchronicznej odpowiedzi synapsy, sfabrykowaliśmy również strukturę z ryc. 4 (a). Rysunek 4(b) przedstawia wyniki eksperymentów z rys. 4(a). Użyliśmy generatora funkcji arbitralnych Tektronix AFG31252 do wygenerowania sygnału VIN o fali prostokątnej 10 Hz, jak pokazano na ryc. 4 (ai). Po przejściu numeru VIN przez moduł masy wytwarzany jest sygnał szczytowy VOUTðWeightÞ. Napięcie VSYN jest obserwowane poprzez wbudowany w układ wtórnik źródła jako bufor analogowy. Chociaż VOUTðWeightÞ nie jest przeznaczony do obserwacji z zewnątrz, ponieważ jest to wąski impuls, wraz z nadejściem VOUTðWeightÞ po opadającym zboczu VIN, napięcie VSYN w synapsie wzrasta natychmiast, jak pokazano na rys. 4(b-ii), co z kolei zwiększa częstotliwość VRing. Jeśli VOUTðWeightÞ nie dotrze przez dłuższy czas, VSYN maleje, co z kolei wpływa na zmniejszenie częstotliwości VRing. Tabela I przedstawia porównanie wydajności niezależnych obwodów neuronowych. Proponowany obwód neuronowy ma zalety pod względem zużycia energii i powierzchni. Projekty w ref. 13–16 wykorzystywały komparator pracujący w czasie ciągłym lub taktowany, a konstrukcje te zajmują dużą ilość powierzchni chipa, a także zużywają energię. Neuron wytworzony w procesie innym niż CMOS zaproponowanym w ref. 18 nie wymaga komparatora, co prowadzi do przewagi w obszarze. Jednakże zużycie energii jest stosunkowo wysokie, a te konkretne technologie są mniej zaawansowane, a przez to bardziej kosztowne w porównaniu ze standardowymi procesami CMOS. Obydwa ref. Modele 19 i 21 są produkowane w zaawansowanym procesie. Jednakże w porównaniu z tą pracą, Ref. 19 nie ma przewagi pod względem zużycia energii i powierzchni. Chociaż nr ref. 21 pokazuje lepszą efektywność energetyczną z wynikami symulacji, po znormalizowaniu przez węzeł technologiczny proponowany neuron osiąga lepszą efektywność obszarową.

Aby zademonstrować wykonalność proponowanego neuronu szczytowego i obwodów synaps opartych na oscylatorze pierścieniowym, przeprowadza się symulację behawioralną w środowisku MATLAB, jak pokazano na ryc. 5 (a). W tej symulacji wykorzystuje się 100 neuronów z losowymi, powtarzającymi się połączeniami z proponowanymi modułami synaps i ważenia. Proponowane moduły wagowe stosowane są wyłącznie w warstwie zbiornikowej, a ich wagi przydzielane są z wyprzedzeniem losowo i ustalane w procesie uczenia. W ten sposób losowe wahania w zbiorniku są kompensowane w procesie uczenia się wag wyjściowych. Aby przeprowadzić realistyczną symulację, zakres częstotliwości wyjściowej każdej synapsy ustala się na podstawie rzeczywistych wyników pomiarów w zakresie od 15 do 200 Hz. Algorytm rekurencyjnej najmniejszych kwadratów (RLS) służy do uczenia wag wyjściowych, jak wprowadzono w ref. 30. Jako przykład nadzorczego sygnału wejściowego zastosowano falę sinusoidalną o częstotliwości 10 Hz, która odpowiada skali czasowej informacji związanych z działalnością człowieka. Nadzorujący i przeszkolony sygnał wyjściowy pokazano na rys. 5 (bi). Sygnał sprzężenia zwrotnego z wyjścia jest przekształcany na ciągi impulsów pobudzających i hamujących, których częstotliwości są proporcjonalne do wartości bezwzględnej amplitudy wyjściowej, jak pokazano na ryc. odpowiednio 5(b-ii) i 5(b-iii). Po pięciu okresach sygnału nadzoru wagi wyjściowe są ustalane, a SNN samodzielnie generuje wyuczony sygnał, co pokazuje wykonalność proponowanych struktur neuronowych do funkcji uczenia się. Na podstawie tych symulacji odkryliśmy również, że w celu dalszej poprawy zdolności uczenia się należy zwiększyć zakres dostrajania częstotliwości wyjściowej synapsy, co można osiągnąć poprzez optymalizację obwodu synapsy. Na przykład przy rozszerzonych zakresach strojenia częstotliwości od 15 Hz do 2 kHz i 15 Hz do 20 kHz wyuczone sygnały stają się gładsze, co pozwala lepiej odtworzyć sygnał nadzorczy, jak pokazano na rys. Odpowiednio 5(b-iv) i 5(bv).

cistanche tubulosa – poprawiają układ odpornościowy

Podsumowując, zaproponowaliśmy strukturę neuronową do generowania i przesyłania sygnałów w dziedzinie czasu. Proponowany neuron i synapsa zajmują powierzchnię odpowiednio 127 i 231 lm2. Struktura ta nie wykorzystuje wzmacniaczy operacyjnych ani komparatorów działających w czasie ciągłym ani taktowanym, natomiast funkcja wyzwalania jest realizowana za pomocą komparatora opartego na inwerterze, aby zapewnić korzyści w zakresie powierzchni i zużycia energii. Proponowana struktura neuronowa w dziedzinie czasu korzysta ze skalowanych technologii procesowych w porównaniu z konwencjonalnymi projektami w dziedzinie napięcia/prądu. Rzeczywista produkcja chipów i wyniki pomiarów pokazują funkcję komunikacji sygnału czasowego ze stałymi czasowymi milisekundowymi. Proponowana struktura neuronowa w dziedzinie czasu doskonale nadaje się do budowania sieci neuronowych typu impulsowego do przetwarzania informacji w postaci szeregów czasowych w czasie rzeczywistym na potrzeby interakcji człowiek-komputer.

TABELA I. Porównanie wydajności niezależnych obwodów neuronowych

FIGA. 5. (a) Model behawioralny SNN do obliczania zbiorników opiera się na proponowanej strukturze neuronowej. (b) Wyniki symulacji behawioralnej na poziomie systemu: (i) w oparciu o model z zakresem strojenia częstotliwości 15–200 Hz, powiększony widok (ii) pobudzających i (iii) hamujących sygnałów wejściowych konwertowanych z sygnału wyjściowego, (iv) w oparciu o zakresy strojenia częstotliwości 15–2 kHz i (v) 15–20 kHz.

BIBLIOGRAFIA

1 Y. Zhang, P. Qu, Y. Ji, W. Zhang, G. Gao, G. Wang, S. Song, G. Li, W. Chen, W. Zheng, F. Chen, J. Pei, R Zhao, M. Zhao i L. Shi, Nature 586, 378–384 (2020).

2 D. Shin i H.-J. Yoo, Proc. IEEE 108, 1245–1260 (2020).

3 Y. LeCun, Y. Bengio i G. Hinton, Nature 521, 436–444 (2015).

4 T. Kohno i K. Aihara, AIP Conf. Proc. 1028, 113–128 (2008).

5 E. Chicca i G. Indiveri, Appl. Fiz. Łotysz. 116, 120501 (2020).

6 Y. Bo, P. Zhang, Y. Zhang, J. Song, S. Li i X. Liu, J. Appl. Fiz. 127, 245101 (2020).

7 K. Yang i A. Sengupta, Appl. Fiz. Łotysz. 116, 043701 (2020).

8 X. Chen, T. Yajima, IH Inoue i T. Iizuka, Jpn. J.Aplikacja Fiz. 61, SC1051 (2022).

9 W. Maass, Neural. Sieci 10, 1659–1671 (1997).

10 s. S. Radhakrishnan, A. Sebastian, A. Oberoi, S. Das i S. Das, Nat. komuna. 12, 2143 (2021).

11X. Chen, T. Yajima, IH Inoue i T. Iizuka, w Extended Abstract of International Conference on Solid State Devices and Materials (SSDM) (JSAP, 2021), s. 682–683.

12D. S. Jeong, J. Appl. Fiz. 124, 152002 (2018).

13G. Indiveri, E. Chicca i R. Douglas, IEEE Trans. Nerwowy. Sieci 17, 211–221 (2006).

14X. Wu, V. Saxena, K. Zhu i S. Balagopal, IEEE Trans. Układ obwodów II 62, 1088–1092 (2015).

15A. Joubert, B. Belhadj, O. Temam i R. Heliot, w Międzynarodowej wspólnej konferencji na temat sieci neuronowych 2012 (IJCNN), 2012.

16 S. A. Aamir, P. M€uller, G. Kiene, L. Kriener, Y. Stradmann, A. Gr€ubl, J. Schemmel i K. Meier, IEEE Trans. Biomed. Układ obwodów 12, 1027–1037 (2018).

17A. Basu i PE Hasler, IEEE Trans. Układ obwodów I 57, 2938–2947 (2010).

18 S. Dutta, V. Kumar, A. Shukla, NR Mohapatra i U. Ganguly, Sci. Rep. 7, 8257 (2017).

19A. Rubino, M. Payvand i G. Indiveri, w 26. Międzynarodowej konferencji IEEE na temat elektroniki, obwodów i systemów (ICECS) (IEEE, 2019), s. 458–461.

20S. A. Aamir, Y. Stradmann, P. M€uller, C. Pehle, A. Hartel, A. Gr€ubl, J. Schemmel i K. Meier, IEEE Trans. Układ obwodów I 65, 4299–4312 (2018).

21R. M. Sabre Moradi i SA Bhave, w serii sympozjów IEEE na temat inteligencji obliczeniowej (SSCI), 2017.

22 tys. Asada, T. Nakura, T. Iizuka i M. Ikeda, IEICE Electron. Ekspresowe 15, 2018-2001 (2018).

23R. Staszewski, K. Muhammad, D. Leipold, C.-M. Zawieszony, Y.-C. Ho, J. Wallberg, C. Fernando, K. Maggio, R. Staszewski, T. Jung, J. Koh, S. John, IY Deng, V. Sarda, O. Moreira-Tamayo, V. Mayega, R. Katz , O. Friedman, O. Eliezer, E. de Obaldia i P. Balsara, IEEE J. Solid-State Circuits 39, 2278–2291 (2004).

24C. Gallicchio i A. Micheli, Neural. Netwotks 24, 440–456 (2011).

25L. F. Abbott i P. Dayan, Teoretyczna neuronauka (The MIT Press, 2005).

26 W. Gerstner i WM Kistler, Spiking Neuron Models: Single Neurons, Populations (Cambridge University Press, 2012).

27T. Yajima, Sci. Rep. 12, 1150 (2022).

28B. Razavi, Zasada projektowania systemu konwersji danych (Wiley-IEEE Press, 1995).

29T. Wunderlich, AF Kungl, E. M€uller, A. Hartel, Y. Stradmann, SA Aamir, A. Gr€ubl, A. Heimbrecht, K. Schreiber, D. St€ockel, C. Pehle, S. Billaudelle, G. Kiene, C. Mauch, J. Schemmel, K. Meier i MA Petrovici, Front. Neurologia. 13, 1–15 (2019).

30D. Sussillo i L. Abbott, „Generowanie spójnych wzorców aktywności z chaotycznych sieci neuronowych”, Neuron 63, 544–557 (2009).